混合信號控制器的工作原理

為了在相同的系統中滿足高性能模擬與低成本數字控制這對相互矛盾的要求，我們在許多電池供電的嵌入式測量應用中均采用了專門針對應用設計的模擬前端 (AFE) 電路與分離數字微控制器 (MCU) 相結合的辦法。這種提取并將模擬功能集成到特殊電路中的辦法既優化了專門的功能集，又實化了系統通用的數字控制。但是，隨著現代深亞微米硅技術的到來，通常其最低量產為 10 萬單位，一套掩模的一次性工程設計成本 (NRE) 接近 100 萬美元，加上設計超大型的定制電路有風險，而且也面臨著加快產品上市時間的壓力，因此專門定制的解決方案對除了用于少數高容量應用之外，在其他情況下都是不現實的。

目前的趨勢不是采用定制的 AFE，而是采用針對具體應用的標準產品 (ASSP)，在低成本、可重復使用的系統中平衡了高性能模擬、低成本數字控制并縮短投放市場的時間等多項要求。ASSP 作為優化的外設提供了可配置的混合信號模擬特性，而設備其他部分則作為可重復使用的功能實施，可跨越許多平臺共享?？扉W微控制器單元 (MCU) 是共享功能的主機與解決方案?；旌闲盘柨扉W MCU 的集成功能顯示于 圖1 的 MSP430FG43x 中。除了作為計時器及串行端口等數字外設的完全配套之外，我們現在還可以在單一的 ASSP 上集成高精度模數轉換器 (ADC)、數模轉換器 (DAC)、運算放大器 (OA)、電源電壓監控器 (SVS) 以及液晶顯示驅動程序等。利用混合信號基于快閃 MCU 的 ASSP，設計工程師不必再為高風險完全定制硬件實施集中投入其資源，而是可以開發靈活的、可編程的功能，并能快速地將其投放市場。

典型的混合信號 MCU 解決方案

ASSP可在其中發揮很好作用的混合信號應用常見實例就是手持式醫療設備。典型的手持式醫療設備要求精確的傳感器接口電路、用戶顯示、日歷功能、非易失性存儲器、通信特性、電源管理以及可編程的快閃 MCU 等。

系統時鐘計時必須具備相應的靈活性，以滿足以下彼此沖突的要求：

保證正確時基的穩定性；

低功率可實現更長的電池壽命；

實現高性能的速度；

快速響應事件的靈活性。

在 DCO 快速啟動的同時，還可根據溫度與電壓變動頻率。為了管理 DCO 時鐘并獲得穩定的輸出，我們采用頻率鎖定環 (FLL)。FLL是連續的頻率積分器，持久在后臺根據穩定參考的分壓器 ACLK 調節 DCO。分壓的 DCO 與 ACLK 相比較，以 10 比特的加減計數器增加或減少DCO，使分壓的 DCO 頻率與 ACLK 頻率相匹配。這是 DCO 與 ACLK 相乘的結果。

DCO/FLL 組合實現了事件驅動的極低功耗激活特性，電流時間長度較長，最小化待機模式，又不降低性能。當中斷要求從系統獲得服務時，正常情況下 DCO 在待機狀態下會自動啟動?？焖夙憫母咚?/span> DCP 時鐘計時系統盡快地為請求提供服務，而后再返回待機狀態。

始終開啟的 ACLK 時鐘計時器提供了方便的嵌入式實時時鐘。計時器每秒鐘觸發一個中斷。由于 DCO 幾乎不需要啟動時間，因此嵌入式實時時鐘功能不需要任何成本就可作為簡單的軟件功能實現，而且不會對整體性能造成影響。一個基本的實時時鐘功能要求不到 100 個 CPU 周期。CPU 時鐘速度標量為 1 MHz 時，實時時鐘功能的工作時間為每秒 100us，或 0.0001%。工作中的 CPU 電流為 250uA 時，實時時鐘功能向整體系統功率預算添加的不足 25nA 。

保持靈活性

混合信號快閃MCU的功能在集成性方面相當出色，但大多數應用都不會為了集成而放棄模擬設計的靈活性。從芯片制造商的角度來看，最希望的是讓產品能夠滿足盡可能廣泛的應用領域，從而實現較高的投資回報。為了解決靈活性這一問題，混合信號快閃MCU利用了其內在的可編程性，提供了軟件上可配置的模擬外設，而不僅只是固定的功能。

嵌入式ADC就輸入通道、采樣時間、采樣率以及電壓參考源都提供了完全的控制。只需在控制寄存器中設置一下數字，就可通過軟件針對應用選擇所需的特性。DAC 可提供選擇輸出格式、觸發源、多個DAC分組以及為實現功率驅動的最佳平衡而配置模擬輸出緩沖的功能。運算放大器通常是所有設計中最具體、最關鍵的模擬組件，具有若干寄存器，可實現全面的可編程性，其中包括建立時間、軌至軌輸入以及反饋電阻等。在嵌入多個運算放大器的幫助下，可輕松實施諸如差分放大器與測量放大器等復雜的電路。

由于所有所需的模擬與數字特性都由基于快閃的軟件進行配置，因此我們直到在最終產品出貨之前都可以不斷模擬優化設計，不必為較長的研制周期 ASIC 而頭疼，也不會出現再設計成本。此外，利用基于快快閃的配置，相同的硬件可就幾種不同的最終產品重復使用。舉例而言，某產品須向幾個不同的地區出貨，要求不同的用戶界面。利用快快閃，我們就可以嵌入具體地區的配置，而所有其他特性都是相同的?；诳炜扉W的產品還具備售后可升級性。

更高的性能

在混合信號快閃MCU中嵌入模擬功能消除了分離設備之間彼此接口的開銷，從而提高了系統性能。數據轉換器與 MCU之間的通用接口是同步外設接口（SPI）總線。SPI接口占用的板級空間極少，僅要求帶有四個信號引腳的MCU串行端口：芯片選擇、時鐘、數據輸入以及數據輸出。更大的成本是為SPI中斷提供常規服務時發生的軟件開銷，通常中斷造成的開銷在50個系統CPU周期范圍內，此外還須存儲接收與傳遞的數據。在ADC采樣率為100ksps、每個采樣開銷為50周期情況下，MCU必須每秒保持5,000,000個周期。在另一方面，利用嵌入式數據轉換器，服務非常簡單，只需讀取單一的寄存器，再將結果移動至存儲器即可，從而可減少系統周期和功耗達50% 以上。

為了進一步提高性能并降低功耗，（如MSP430FG43x）還包括直接內存存取 (DMA) 控制器。DMA 在嵌入式混合信號外設之間提供了最終的訪問連接，可以實現完全可配置的自動化數據傳輸，并且不占用 CPU。對重復性將數據移進移出存儲表的數據轉換器等外設而言，DMA的性能提升非常明顯。利用DMA，每次傳輸只需兩個系統周期，與那些與外部設備相連的系統相比，減少的系統開銷高達25倍。利用DMA，最新可用的系統資源可以再次分配，實現更先進、更多樣化的特性，也可用顯著延長等待間隔，減少功耗，以延長電池壽命。

多方面工作的結合

目前基于快閃 MCU 的混合信號 ASSP 的開發要做到快速投放市場、封裝致密以及更精確的模擬，這就要求新的思維方式。經典的 MCU 風格在線仿真器 (ICE) 已被嵌入式仿真所取代。嵌入式仿真邏輯的小內核駐留于實際的 ASSP 上，采用業界標準的 JTAG 接口可以進行串行訪問。隨著高性能混合信號系統的出現，必須保證單位為微伏的模擬信號的完整性，嵌入式仿真的重要性更加明顯。笨拙的 ICE 幾乎不可能實現這樣精確的信號完整性，因為 ICE 對電纜串擾太過敏感。

從開發的第一天起，利用嵌入式仿真，固件工程師就可以毫無阻礙地在實際生產系統中進行開發和故障調試。由于結合了ISP快閃存儲器以及無障礙的嵌入式仿真的靈活性，因此目前的混合信號ASSP從設計一開始就實現了真正的系統級開發，不但降低了成本，避免了重復開發，而且還加速了開發進程。